TECHNOLOGY
What We Can Well
Analog Circuit Design
아날로그는 현재 보편화된 디지털 회로 보다 설계가 훨씬 까다롭고 어렵습니다. 때문에 개발자의 오랜 경험이 필수 입니다.
원전 시스템용 '리졸버 ADC 변환기' (개발 납품, 한국수력원자력, DO-254)
1) 개발내용 : FPGA를 사용한 CIMS용 리졸버 ADC 변환기
2) 담당 업무내용
1. 리졸버 제어 FPGA(VHDL) 개발(DO-254)
2. Sine wave generator 회로 설계
3. Op Amp를 이용한 증폭기 설계
4. Active Filter 설계 (Analog Simulation)
5. Power Noise Filter 설계
3) 개발 Tool 및 Language
1. pSpice
2. VHDL
3. Xilinx FPGA
4. XIlinx ISE Design Suite 14.7
비파괴검사 장비용 ADC 변환기 (개발 용역)
1) 개발내용 : FPGA를 사용한 ADC 변환기
2) 담당 업무내용
1. 회로 제어용 FPGA(VHDL) 설계
2. Sine wave generator 회로 설계
3. ADC 수신 회로 설계
4. Linux용 S/W 개발
3) 개발 Tool 및 Language
1. VHDL
2. Xilinx FPGA
3. XIlinx ISE Design Suite 14.7
4. Ubuntu Linux
KF-X 용 항공제어 시스템 Module (Discrete Input/Output Module 시제품 개발 용역)
1) 개발내용 : FPGA를 사용하여 Discrete Input/Output Module H/W 개발
2) 담당 업무내용
1. Local Bus FPGA(VHDL) 개발
2. Discrete Input/Output FPGA(VHDL) 개발
3. ADC/DAC 회로 설계
4. 회로 설계, PCB 설계 및 Test
3) 개발 Tool 및 Language
1. VHDL
2. Microsemi AsicPro3 FPGA
3. Libero SoC v11.7
원전 시스템용 '배열형 와전류 코일용 multiplex' (개발 납품 ,한국수력원자력, DO-254)
1) 개발내용 : FPGA를 사용한 Multiplexer
2) 담당 업무내용
1. Active Filter 설계 (Analog Simulation)
2. Multiplexer제어 VHDL Code 작성
3. DO-254 규정에 의한 설계
4. Op Amp를 이용한 증폭기 설계
5. Power Noise Filter 설계
3) 개발 Tool 및 Language
1. pSpice
2. VHDL
3. Xilinx FPGA
4. XIlinx ISE Design Suite 14.7
중수로 연료관 검사시스템(CIMS) 노이즈 개선 (한국수력원자력)
1) 용역내용 : CIMS의 UT(Ultrasonic Test System), ET(Eddy Current Test System)의 노이즈 개선
2) 담당 업무내용
1. UT System의 Noise 원인 규명및 해결
2. ET System의 Noise 원인 규명및 해결
3. Analog Noise 관련 회로 재설계 (Analog Simulation)
4. Power Noise Filter 설계
3) 개발 Tool 및 Language
1. pSpice
2. VHDL
3. Xilinx FPGA
4. XIlinx ISE Design Suite 14.7
Tension Control System 개발 (H/W S/W 개발 용역)
1) 개발내용 : Microchip PIC18F4620사용 Servo Motor Tension Control을 위한 회로 및 S/W 개발
2) 담당 업무내용
1. Board 설계/개발 및 Test
2. Debugging Program (C Language)
3. Tension Control 알고리즘 개발
4. ADC/DAC 회로 설계